Remove relative build time from final results table

README.md

@@ -62,20 +62,24 @@
 ```
 
 Удалось протестировать Xcelium и VCS на другом оборудованиии и привести время
-выполнения бенчмарка к остальным симам.
+выполнения бенчмарка к остальным симам. Время сборки на этих симуляторах примерно
+соответствует времени сборки на XSIM (Xcelium ближе к Modelsim).
+
+В таблице ниже показано относительное время выполнения теста, приведенное к времени
+выполнения на многопоточном Вериляторе.
 
 "По просьбе выживших, имена были изменены. Из уважения к погибшим, остальное было
 рассказано в точности так, как это произошло."
 
 ```
-| Симулятор             | Build  | Run  |
-+-----------------------+--------+------+
-| Icarus Verilog        |      1 |  738 |
-| ModelSim              |      0 |   60 |
-| QuestaSim             |      0 |   58 |
-| VCS                   |      1 |  3.8 |
-| Verilator (1 thread)  |     26 |  1.9 |
-| Verilator (8 threads) |     40 |    1 |
-| XSIM                  |      1 |   83 |
-| Xcelium               |    0.2 |    4 |
+| Симулятор             | Run  |
++-----------------------+------+
+| Icarus Verilog        |  738 |
+| ModelSim              |   60 |
+| QuestaSim             |   58 |
+| VCS                   |  3.8 |
+| Verilator (1 thread)  |  1.9 |
+| Verilator (8 threads) |    1 |
+| XSIM                  |   83 |
+| Xcelium               |    4 |
 ```