Remove relative build time from final results table
This commit is contained in:
parent
31ac4a8d46
commit
575fc1cdca
26
README.md
26
README.md
@ -62,20 +62,24 @@
|
|||||||
```
|
```
|
||||||
|
|
||||||
Удалось протестировать Xcelium и VCS на другом оборудованиии и привести время
|
Удалось протестировать Xcelium и VCS на другом оборудованиии и привести время
|
||||||
выполнения бенчмарка к остальным симам.
|
выполнения бенчмарка к остальным симам. Время сборки на этих симуляторах примерно
|
||||||
|
соответствует времени сборки на XSIM (Xcelium ближе к Modelsim).
|
||||||
|
|
||||||
|
В таблице ниже показано относительное время выполнения теста, приведенное к времени
|
||||||
|
выполнения на многопоточном Вериляторе.
|
||||||
|
|
||||||
"По просьбе выживших, имена были изменены. Из уважения к погибшим, остальное было
|
"По просьбе выживших, имена были изменены. Из уважения к погибшим, остальное было
|
||||||
рассказано в точности так, как это произошло."
|
рассказано в точности так, как это произошло."
|
||||||
|
|
||||||
```
|
```
|
||||||
| Симулятор | Build | Run |
|
| Симулятор | Run |
|
||||||
+-----------------------+--------+------+
|
+-----------------------+------+
|
||||||
| Icarus Verilog | 1 | 738 |
|
| Icarus Verilog | 738 |
|
||||||
| ModelSim | 0 | 60 |
|
| ModelSim | 60 |
|
||||||
| QuestaSim | 0 | 58 |
|
| QuestaSim | 58 |
|
||||||
| VCS | 1 | 3.8 |
|
| VCS | 3.8 |
|
||||||
| Verilator (1 thread) | 26 | 1.9 |
|
| Verilator (1 thread) | 1.9 |
|
||||||
| Verilator (8 threads) | 40 | 1 |
|
| Verilator (8 threads) | 1 |
|
||||||
| XSIM | 1 | 83 |
|
| XSIM | 83 |
|
||||||
| Xcelium | 0.2 | 4 |
|
| Xcelium | 4 |
|
||||||
```
|
```
|
||||||
|
|||||||
Loading…
x
Reference in New Issue
Block a user